20
РАЗРАБОТКА НОВЫХ МЕТОДОВ СНИЖЕНИЯ
ВЫЧИСЛИТЕЛЬНОЙ НАГРУЗКИ НА ЦЕНТРАЛЬНЫЙ
ПРОЦЕССОР
Волошин А.А
1
, Кондрашов М.А.
1
, Благоразумов Д.О.
1
, Волошин Е.А
1
., Лебедев А.А.
1
Национальный исследовательский университет «МЭИ»
Москва, Россия
.
Аннотация
Состояние вопроса:
В настоящее время производители микропроцессорных устройств релейной защиты
сталкиваются с различными проблемами в реализации требований стандарта МЭК-61850. В частности, такой проблемой
является высокая нагрузка на главную аппаратную часть устройств — центральные процессоры. При выполнении
терминалами задач РЗА, а также различных сервисных задач, загрузка процессоров достигает 80-90%. Повышение
требований к аппаратной части приводит к повышению цены комплексов релейной защиты. Необходимо искать способы
снижения необходимых мощностей за счёт изменения программной части устройств.
Материалы и методы:
Для проведения исследования использовался программно-аппаратный комплекс симуляции
электросети RTDS, разработано программное обеспечение для цифрового терминала релейной защиты.
Результаты:
Рассмотрен существующий метод снижения нагрузки на центральный процессор цифровых устройств
релейной защиты, а также разработаны алгоритмы запуска функций РЗА, потребляющие меньшие процессорные
мощности.
Выводы:
Реализованные методы показывают значительное снижение нагрузки на центральный процессор
устройства цифровой релейной защиты. Применение данных методов может позволить снизить требования к аппаратной
составляющей оборудования, что может уменьшить стоимость комплексов РЗА.
Ключевые слова:
релейная защита, цифровая подстанция,
микропроцессорные устройства.
DEVELOPMENT OF NEW METHODS TO REDUCE THE COMPUTATIONAL
LOAD ON THE CPU
Alexander Voloshin
1
, Mikhail Kondrashov
1
, Dmitry Blagorazumov
1
, Evgeniy Voloshin
1
, Andrey Lebedev
1
National Research University “Moscow Power Engineering Institute”
Moscow, Russia
.
Abstract
Background:
Currently, manufacturers of microprocessor relay protection devices face various problems in implementing the
requirements of the IEC 61850 standard. In particular, such a problem is the high load on the main hardware of the devices - central
processors. When the terminals perform PAC tasks, as well as various service tasks, the CPU load reaches 80 to 90%. Increasing
hardware requirements leads to an increase in the price of relay protection. It is necessary to look for ways to reduce the required
capacity by changing the software part of the devices.
Materials and Methods:
To conduct the study, the RTDS power grid simulation software and hardware complex was used,
software for a digital relay protection terminal was developed.
Results:
The existing method of reducing the load on the central processor of digital relay protection devices is considered, as
well as algorithms for launching PAC functions that consume less processor power are developed.
Conclusions:
The implemented methods show a significant reduction in the load on the central processor of the digital relay
protection device. The use of these methods can reduce the requirements for the hardware component of the equipment, which
can reduce the cost of PAC.
Key words:
relay protection, digital substation, microprocessor devices.
