Page 30 - Процессор TMS320C4x. Архитектура. Программирование. Сети
Basic HTML Version
Пр о ц е с с о р TMS 3 2 0C4 x
30
Следует отметить, что при автоинициализации нельзя изменять текущий
режим работы канала, т.е. бит SPLIT MODE в регистре управления канала. Для
изменения режима канал должен быть остановлен или сброшен от CPU. Не все
биты регистра управления канала ПДП могут быть изменены в процессе авто-
инициализации. Список изменяемых битов для различных режимов приводится
в прил.
А
табл.7.
Прерывания и синхронизация каналов ПДП
. Работа каналов ПДП по
считыванию и записи данных может быть синхронизирована внешними или
внутренними прерываниями. В составе сопроцессора ПДП имеется специаль-
ный регистр (DIE), содержимое которого определяет источник синхронизации
для записи/считывания по каждому каналу. Формат и назначение полей регист-
ра DIE приводится в прил.
А
табл.8,9,10.
Время ПДП передач
. Количество циклов шины для передачи одного
слова данных в режиме ПДП может быть различным. Минимально это два цик-
ла: в первом производится считывание слова-источника и запись его во вре-
менный регистр данных ПДП канала, во втором - запись временного регистра
по адресу приемника. Количество циклов на передачу зависит от расположения
данных в памяти системы и показано в табл.1.7, где
N
- количество передавае-
мых слов;
Cr
- число циклов ожидания при чтении данных;
Cw
- число циклов
ожидания при записи данных. В табл. 1.8 приведена зависимость времени пере-
дачи от режима синхронизации ПДП канала без учета циклов ожидания на
внешних шинах.
При работе ПДП канала могут возникать дополнительные циклы ожида-
ния (конфликт доступа), если ПДП канал обращается к тому же ресурсу, что и
основной процессор, например, к локальной шине. В этом случае (в зависимо-
сти от приоритетов) вводится цикл ожидания либо в основном процессоре, ли-
бо в ПДП канале. Если конфликтов доступа нет, работа ПДП канала не отража-
ется на работе основного процессора.
Таблица 1.7
Количество циклов в зависимости от расположения данных
Источник данных
Приемник данных
Внутренняя
память
Локальная
шина
Глобальная
шина
Внутренняя память
2
N
1+(2+
Cw
)
N
1+(2+
Cw
)
N
Локальная шина
(2+
Cr
)
N
(4+
Cr
+
Cw
)
N
-1
[5+
Cr
+
Cw
+
max(
Cr
,
Cw
)](
N
-1)
Глобальная шина
(2+
Cr
)
N
[5+
Cr
+
Cw
+
max(
Cr
,
Cw
)](
N
-1)
(4+
Cr
+
Cw
)
N
-1
