Page 21 - Процессор TMS320C4x. Архитектура. Программирование. Сети

Пр о ц е с с о р TMS 3 2 0C4 x
21
процессора В, находящегося после сброса в режиме приема (порт 0 процессора
A владеет маркером шины). Если в выходном буфере коммуникационного пор-
та 0 процессора A имеется хотя бы одно слово данных, начинается передача
слова. Байты слова выставляются на шину данных, начиная с младшего. Байт
сопровождается сигналом CSTRB0 низкого уровня. Порт 3 процессора B при-
нимает байт с шины данных и отвечает сигналом CRDY3 низкого уровня. Если
в выходном буфере порта 3 процессора B появится слово данных, арбитр порта
3 выработает сигнал CREQ3 запроса маркера шины. После передачи очередно-
го слова арбитр порта 0 процессора A проанализирует сигнал CREQ0=CREQ3,
выдаст сигнал передачи маркера шины CACK0 на порт 3 процессора B и пере-
ведет порт 0 процессора A в режим приема. Арбитр порта 3 процессора B при-
мет сигнал CACK3=CACK0 и переведет свой порт в режим передачи. Передача
данных пойдет аналогично, но из процессора B в процессор A.
Если у процессора A еще есть данные в выходном буфере, его арбитр вы-
работает запрос маркера шины на процессор B и все повторится.
Таблица 1.5
Направление сигналов внешней шины
Сигнал Назначение Прием Передача
CREQx Запрос передачи маркера шины Выход Вход
CACKx Подтверждение передачи маркера шины Вход Выход
CSTRBx Строб передачи данных Вход Выход
CRDYx Подтверждение приема данных Выход Вход
CxD(0-7) Шина данных Вход Выход
Проверка запроса маркера CREQx производится арбитром порта, осуще-
ствляющего передачу (владеющего маркером), после передачи каждого слова
данных для избежания монополизации шины данных одним из портов.
8
CREQ0
CACK0
CSTRB0
CRDY0
C0D(0-7)
CREQ3
CACK3
CSTRB3
CRDY3
C3D(0-7)
A
Процессор
B
Процессор
Рис. 1.7. Пример связи процессоров через коммуникационные порты