Page 39 - Процессор TMS320C4x. Архитектура. Программирование. Сети
Basic HTML Version
Пр о ц е с с о р TMS 3 2 0C4 x
39
Регистровая адресация.
При регистровой адресации операнды содер-
жатся в регистрах процессора. Мнемонические имена регистров, используемые
в командах ассемблера, приведены в табл. 1.1.
Прямая адресация.
Прямая адресация процессора TMS320C4x исполь-
зует при формировании адреса операнда две компоненты: содержимое указа-
теля страницы памяти данных (регистра DP) и 16-разрядное поле прямого адре-
са из слова команды (
expr
). Схема формирования адреса в прямой адресации
показана на рис.1.18. Адрес операнда получается объединением 16-ти младших
значащих бит слова команды и 16-ти младших значащих бит содержимого ука-
зателя страницы памяти данных DP. Содержимое указателя страницы опреде-
ляет старшие биты адреса операнда.
Синтаксис прямой адресации:
@expr
.
Косвенная адресация.
Для формирования адреса операнда используются
содержимое вспомогательных регистров AR0-AR7, смещение, указанное в сло-
ве команды и содержимое индексных регистров IR0,IR1 в различных сочетани-
ях. Процессор TMS320C4x имеет 26 режимов косвенной адресации, описание
которых приведено в прил.
Б
табл.1. Большое разнообразие режимов косвенной
адресации
определяется
наличием
двух
вспомогательных
АЛУ
(ARAU0, ARAU1) блока вспомогательных регистров, которые обеспечивают
вычисление адресов операндов параллельно с работой основного CPU. Среди
режимов косвенной адресации можно выделить несколько групп:
•
не модифицирующие вспомогательный регистр:
∗
-ARn(disp)
∗
+ARn(disp)
∗
-ARn(IR0)
∗
+ARn(IR0)
∗
-ARn(IR1)
∗
+ARn(IR1)
∗
ARn
•
осуществляющие модификацию вспомогательного регистра до его использо-
вания в качестве адреса (предмодификация):
∗
- -ARn(disp)
∗
++ARn(disp)
∗
- -ARn(IR0)
∗
++ARn(IR0)
∗
- -ARn(IR1)
∗
++ARn(IR1)
15
прямой адрес (expr)
0
31
15
16
адрес страницы (page)
0
31
16
Адрес
0
31
Операнд
0
31
Слово команды
Указатель
страницы DP
Рис.1.18. Схема формирования адреса в прямой адресации
