Page 19 - Процессор TMS320C4x. Архитектура. Программирование. Сети

Пр о ц е с с о р TMS 3 2 0C4 x
19
1.6.1. Коммуникационные порты
Процессор TMS320C4x содержит шесть идентичных высокоскоростных
коммуникационных портов, каждый из которых обеспечивает двунаправленный
параллельный полудуплексный интерфейс с другими процесcорами или внеш-
ней периферией. Внутренняя архитектура одного порта показана на рис.1.6.
Каждый коммуникационный порт содержит следующие компоненты:
• Входной канал - восьмиуровневый 32-разрядный буфер FIFO (первым при-
шел - первым вышел) со схемами управления и состояния для приема дан-
ных, поступающих с внешней шины порта;
• Выходной канал - восьмиуровневый 32-разрядный буфер FIFO для времен-
ного хранения данных, передаваемых на внешнюю шину порта;
• Арбитр порта - устройство, определяющее использование внешней шины
порта (направление передачи данных);
• Регистр управления коммуникационным портом.
DDATA
DADDR 1
DADDR 2
DMA DATA
DMA ADDR
32 32
Port Control
DMA Coprocessor
DMA Channel 0
DMA Channel 1
DMA Channel 2
DMA Channel 3
DMA Channel 4
DMA Channel 5
MUX
P
D
B
P
A
B
32
32
32
Timer 0 - 1
Global Control Register
Timer Period Register
Timer Counter Register
TCLK 0 - 1
32
32
32
32
32
Основной
набор шин
процессора
32 Com Port 0 - 5
Input
FIFO
Output
FIFO
PAU
Port Control Register
CREQ0-5
CACK0-5
CSTRB0-5
CRDY0-5
CD0-5(7-0)
32
32
32
Рис.1.5.Интегрированная периферия