Page 9 - Процессор TMS320C4x. Архитектура. Программирование. Сети
Basic HTML Version
Пр о ц е с с о р TMS 3 2 0C4 x
9
40
40
40
ARAU0
ARAU1
Shifter
ALU
MUL
EPR
( R0-R11 )
MUX
Disp,IR0,IR1
BK
AR
( AR0-AR7 )
REG
40
40
40
40
40
40
40
32
32
32
32
32
32
32
32
32
32
32
DADDR 1
DADDR 2
DDATA
CPU 1
CPU 2
REG 1
REG 2
D
A
D
D
R
1
D
A
D
D
R
2
C
P
U
1
R
E
G
1
R
E
G
2
Рис.1.2. Архитектура центрального устройства обработки:
ШИНЫ:
DADDR1
- шина адреса 1-го операнда;
DADDR2
- шина адреса 2-го операнда;
DDATA
- шина операнда;
CPU1,CPU2,REG1,REG2
- внутренние
локальные шины устройства обработки;
УСТРОЙСТВА:
MUX
- мультиплексор шин;
MUL
- аппаратный умножитель;
Shifter
- устройство аппаратного
сдвига;
ALU
- центральное арифметическо-
логическое устройство;
EPR
- регистры расширенной точности;
Disp,IR0,IR1,BK
- индексные регистры;
ARAU0,ARAU1
- арифметические
устройства вспомогательных регистров;
AR
- вспомогательные регистры;
REG
- дополнительные регистры
