Page 7 - Процессор TMS320C4x. Архитектура. Программирование. Сети
Basic HTML Version
Пр о ц е с с о р TMS 3 2 0C4 x
Cache
512 байт
RAM
Block0
4 Кбайт
RAM
Block1
4 Кбайт
ROM
Резерв
PADDR
DDATA
DADDR 1
DADDR 2
DMA DATA
DMA ADDR
C
P
U
DMA
COM
Timers
C
o
n
t
r
o
l
l
e
r
IR
PC
.
.
.
.
.
.
M
U
X
Л
о
к
а
л
ь
н
а
я
ш
и
н
а
Г
л
о
б
а
л
ь
н
а
я
ш
и
н
а
Коммуни-
кационные
порты
Таймеры
С
и
г
н
а
л
ы
у
п
р
а
в
л
е
н
и
я
M
U
X
PDATA
B
C
B
C
Рис.1.1. Архитектура процессора TMS320C4x:
PDATA
- шина команд (32);
PADDR
- шина адреса команд (32);
DDATA
- шина операндов (32);
DADDR1
- шина адреса 1-го операнда (32);
DADDR2
- шина адреса 2-го операнда (32);
DMA DATA
- шина данных для операций
ПДП (32);
DMA ADDR
- шина адреса для операций ПДП
(32);
Cache
- кэш команд ;
RAM Block0
- блок 0 внутренней оперативной
памяти (1К
×
32);
RAM Block1
- блок 1 внутренней оперативной
памяти (1К
×
32);
ROM
- ПЗУ начальной загрузки;
MUX
- мультиплексоры внешних шин;
Controller
- блок управления процессора;
CPU
- центральное устройство обработки;
DMA,COM,Timers
- интегрированная пери-
ферия (сопроцессор ПДП, коммуникационные
порты, таймеры);
PC
- программный счетчик;
IR
- регистр команды;
Любая группа шин может быть соединена через мультиплексоры MUX с
одной из внешних шин - локальной или глобальной. Внешние шины идентичны
7
