Page 8 - Процессор TMS320C4x. Архитектура. Программирование. Сети

Пр о ц е с с о р TMS 3 2 0C4 x
8
и содержат 31 линию адреса, 32 линии данных и набор сигналов управления.
Логика управления внешними шинами рассчитана на подключение памяти с
различными характеристиками и имеет средства для организации доступа к
разделяемой памяти в мультипроцессорных системах. Следует отметить, что
внешние шины используют общее адресное пространство памяти и портов вво-
да/вывода.
В процессоре можно выделить основные устройства:
• внутреннюю память, включающую кэш команд (Cache), два блока оператив-
ной памяти (RAM Block0 и RAM Block1) и блок постоянной памяти (ROM),
содержащий программу начальной загрузки (Boot Loader);
• устройство управления и блок выполнения команд (Controller);
• центральное устройство обработки (CPU), осуществляющее основные опера-
ции по обработке операндов и вычислению их адресов;
• блок встроенных периферийных устройств, включающий шесть коммуника-
ционных восьмиразрядных параллельных портов, шестиканальный сопро-
цессор ПДП и два программируемых таймера.
1.2. Центральное устройство обработки
Центральное устройство обработки процессора TMS320C4x показано на
рис.1.2. Устройство связано с внутренними шинами процессора DADDR1,
DADDR2 и DDATA. Через мультиплексор MUX шина DDATA может соеди-
няться с любой из локальных шин устройства: CPU1, CPU2, REG1 или REG2.
Аппаратный умножитель MUL выполняет умножение 32-разрядных це-
лочисленных операндов или 40-разрядных операндов с плавающей точкой за
один машинный цикл. В случае операций с плавающей точкой (ПТ) входные
операнды представлены 40-разрядными числами и результат операции также
представлен 40-разрядным числом. В случае 32-разрядных целочисленных опе-
рандов на выход умножителя выдается либо младшая (биты 0-31), либо стар-
шая (биты 32-63) часть 64-разрядного произведения. При целочисленном ум-
ножении операнды могут быть беззнаковыми или знаковыми в дополнительном
коде (см. п.1.7.1), при умножении ПТ используется формат ПТ расширенной
точности (см. п.1.7.2).
Арифметическо-логическое устройство (АЛУ) ALU выполняет операции
над целочисленными 32-разрядными целыми или 40-разрядными операндами с
ПТ. Результат операции представлен в том же формате, что и входные операн-
ды. Преобразование формата из целого в ПТ и наоборот выполняется специаль-
ными одноцикловыми командами. Устройство сдвига на входе АЛУ использу-
ется для правого или левого сдвига операндов на количество разрядов от 0 до
32 в том же машинном цикле, что и выполнение операции в ALU.