Пр о ц е с с о р TMS 3 2 0C4 x
45
ции - всегда регистр. Список арифметических команд и краткое описание их
выполнения даны в прил.
В 4
.
Команды логических операций.
Двухоперандные логические команды
выполняют побитовые логические операции над целыми беззнаковыми числа-
ми. Список команд и краткое описание их выполнения - в прил.
В 5
.
Команды управления программой
включают: команды переходов, вы-
зовов подпрограмм, возвратов из подпрограмм, команды повторений блоков
инструкций и команду программного прерывания. Процессором поддерживает-
ся две модификации команд управления -
стандартные
и
задержанные
. По-
явление в системе команд задержанных инструкций управления связано с кон-
вейерным выполнением команды процессором и подробно рассматривается да-
лее. Следует отметить, что инструкции
LAJ
,
LAJcond
и
LATcond
эквивалент-
ны задержанным командам CALL, CALLcond и TRAP соответственно, но со-
храняют адрес возврата не в стеке, а в регистре R11. При возврате из подпро-
грамм, вызванных этими командами, следует использовать команду
BR (BRD) R11
. Список команд управления программой и краткое описание их
выполнения - в прил.
В 6
.
Команды передачи данных с блокировкой шины
предназначены для
организации доступа процессора в мультипроцессорной системе к разделяемой
общей памяти и используют специальный сигнал блокировки шины (LOCK).
Обеспечивают загрузку данных из разделяемой памяти и запись данных в нее
же. Список команд и краткое описание их выполнения - в прил.
В 7
.
Команды преобразования форматов.
Процессор имеет две команды
преобразования форматов чисел с ПТ. Эти команды и краткое описание их вы-
полнения приведены в прил.
В 8
.
Трехоперандные команды
поддерживают арифметику с целыми знако-
выми и беззнаковыми числами, числами с ПТ, арифметику кратной точности и
поразрядные логические операции. Команды имеют три операнда - два источ-
ника (
src1
и
src2
) и приемник (
dst
). Источником может быть ячейка памяти, ре-
гистр или непосредственная константа. Примечательно, что выборка операн-
дов-источников происходит за один машинный цикл. Приемник результата
операции - всегда регистр. Список трехоперандных команд и краткое описание
их выполнения - в прил.
В 9
.
Параллельные команды
обеспечивают максимальное использование
аппаратной части процессора. Четыре внутренние шины данных центрального
устройства обработки и аппаратный умножитель (см. рис.1.2) позволяют вы-
полнять:
•
параллельную загрузку регистров;
•
параллельное сохранение регистров;
•
арифметические операции параллельно с умножением;
•
арифметичекие или логические операции параллельно с сохранением.
I...,35,36,37,38,39,40,41,42,43,44 46,47,48,49,50,51,52,53,54,55,...186