Page 73 - Процессор TMS320C4x. Архитектура. Программирование. Сети

Пр о ц е с с о р TMS 3 2 0C4 x
73
новлен, инициализируется операция ввода. Бит Req[1] равен нулю, поэтому
операции вывода не будет (действительно, в буфере B еще нет данных для вы-
вода). В конце обработки разрешаются обе операции ввода / вывода установкой
Req[0] и Req[1] в единицу. Как видно из алгоритма, переключение буферов
происходит, когда все операции ввода/вывода и обработки завершены.
Возможны более сложные организация и алгоритмы управления буфера-
ми, но их рассмотрение не входит в нашу задачу.
Рис.2.6. Пример алгоритма синхронизации с тремя буферами